Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Modelo: NSO4GU3AB
transporte: Ocean,Air,Express,Land
Tipo de pagamento: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4GB 1600MHz 240 pinos DDR3 UDIMM
Histórico de Revisão
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Tabela de informações de pedidos
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Descrição
DIMMS DDR3 SDRAM DIMMS de Hengstar (Taxa de dados dupla não sofrida DRAM DRAM DRAM em linha dupla) são módulos de memória de operação de alta velocidade e baixa potência que usam dispositivos DDR3 SDRAM. O NS04GU3AB é um produto DIMM de 512m x 64 bits de 4 GB DDR3-1600 CL11 1,5V SDRAM, com componentes DIMM não tufados, com base em componentes FBGA de dezesseis 256m x 8 bits. O SPD é programado para o tempo de latência padrão JEDEC DDR3-1600 de 11-11-11 a 1.5V. Cada DIMM de 240 pinos usa dedos de contato em ouro. O DIMM não tufado da SDRAM destina -se ao uso como memória principal quando instalado em sistemas como PCs e estações de trabalho.
Características
Power Supply: VDD = 1,5V (1,425V a 1.575V)
VDDQ = 1,5V (1,425V a 1.575V)
800MHz FCK para 1600 MB/s/pino
Banco interno independente
Spulpable CAS Latência: 11, 10, 9, 8, 7, 6
Latência aditiva programável: 0, Cl - 2 ou Cl - 1 relógio
Pré-busca de 8 bits
Burst Comprimento: 8 (Interpreme sem limite, seqüencial apenas com o endereço de partida “000”), 4 com TCCD = 4 que não permite leitura ou gravação sem costura [em tempo real usando A12 ou MRS]
Bi-Directional Data Data Strobe
Calibração interna (self); Auto -calibração interna através do pino ZQ (RZQ: 240 ohm ± 1%)
Termination Divação usando o pino ODT
Earrage Refresh Período 7.8US em menor que Tcase 85 ° C, 3,9US a 85 ° C <tcase <95 ° C
Reset Reset
Ajustable Data-saída de força de unidade
Topology Topologia
PCB: Altura 1,18 ”(30mm)
ROHS compatível e livre de halogênio
Principais parâmetros de tempo
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Tabela de endereços
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Descrições de pinos
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Notas : A tabela de descrição do PIN abaixo é uma lista abrangente de todos os pinos possíveis para todos os módulos DDR3. Todos os pinos listados podem não ser suportado neste módulo. Consulte Atribuições PIN para obter informações específicas para este módulo.
Diagrama de blocos funcionais
Módulo de 4 GB, 512mx64 (2Rank de x8)
Dimensões do módulo
Vista frontal
Vista frontal
Notas:
1. Todas as dimensões estão em milímetros (polegadas); Max/min ou típico (Typ), quando observado.
2.Tolerância em todas as dimensões ± 0,15 mm, a menos que especificado de outra forma.
3.O diagrama dimensional é apenas para referência.
Grupo de Produto : Acessórios de módulos inteligentes industriais
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Fill in more information so that we can get in touch with you faster
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.